

УДК 519.714.2

**В.В. Сапожников** – доктор технических наук (ПГУПС)

**Вл.В. Сапожников** – доктор технических наук (ПГУПС)

**Р.Ш. Валиев** – кандидат технических наук (НИЛ КСА)

## ОБНАРУЖЕНИЕ СБОЕВ В САМОПРОВЕРЯЕМЫХ ЛОГИЧЕСКИХ СТРУКТУРАХ

В микроэлектронной аппаратуре около 50 % всех отказов приходится на сбои. Сбой – это кратковременная фиксация ложного сигнала 0 или 1 на выходе логического элемента. В логической схеме сбой ее элемента приводит к сбою на выходе только в том случае, когда на входе схемы присутствует тестовый набор. В [1] даны основные определения, касающиеся расчета вероятности сбоя. Зададимся экспоненциальным законом появления сбоев, характеризующимся свойствами стационарности, отсутствием последствия и ординарности [2].

Если логическая схема входит в структуру, обнаруживающую ошибки, большое влияние на расчет надежности относительно сбоев оказывает вид этой структуры. В расчетах предположим, что все дополнительные (контролирующие) схемы структур являются абсолютно надежными.

Рассмотрим комбинационную схему, представленную на рисунке 1.




Рисунок 1

Самой простой и распространенной структурой контроля является дублирование [3]. В результате сбоя любого логического элемента контролируемого устройства, на выходе схемы сравнения будет обнаружена ошибка, если на вход поступит тестовый набор. В этом случае любая ошибка контролируемой схемы будет обнаружена. Рассчитаем надежность дублированной системы относительно сбоев.

Алгоритм 1.

1. Определяются вероятности  $R_k$  появления входных наборов в момент времени  $t$ . В нашем случае  $R_1 = R_2 = \dots = R_k = 0.0625$ , поскольку все наборы составляют полную группу событий.

2. Находятся функции ошибки  $\varphi_i^\alpha$  для сбоев типа  $1 \rightarrow 0$  и  $0 \rightarrow 1$  всех элементов.
3. Определяются вероятности  $Q_i^\alpha$  – вероятности того, что в момент времени  $t$  произойдет сбой  $n_i^\alpha$  и это приведет к возникновению ошибки на выходах схемы:

$$Q_i^\alpha = q_i^\alpha \cdot \sum_{k=0}^{15} R_k, \quad (1)$$

где  $q_i^\alpha$  – вероятность сбоя  $n_i^\alpha$  логического элемента в момент времени  $t$ . Примем в рас-

четах  $q_i^\alpha = 0.001$ .

В сумму (1) включаются вероятности всех тестовых наборов. Рассмотрим сбой типа  $0 \rightarrow 1$  логического элемента б. Этот элемент оказывает влияние на функции выходов  $f_1$ ,  $f_2$  и  $f_4$  (рисунок 1) и будет обнаружен при поступлении следующих тестовых наборов: 0, 2, 3, 4, 6, 7, 8, 11, 12, 15. Поэтому,

$$Q_6^1 = q_6^1 \cdot \sum_{k=0}^{15} (R_0 + R_2 + R_3 + R_4 + R_6 + R_7 + R_8 + R_{11} + R_{12} + R_{15}) = 0.0001 \cdot (10 \cdot 0.0625) = 6.25 \cdot 10^{-4}.$$

4. Определяется вероятность обнаружения сбоя, возникшего в момент времени  $t$ , на выходе дублированной структуры, в которую входит логическая схема:

$$Q = \sum_{i=1}^{N_1} Q_i^0 + \sum_{i=1}^{N_1} Q_i^1, \quad (2)$$

где  $N_1$  – число логических элементов в схеме.

Для рассматриваемой схемы (рисунок 1), входящей в дублированную структуру, вероятность равна:  $Q = 176.97 \cdot 10^{-4}$ .

Обратная вероятность ( $P = 1 - Q$ ) при расчете структур, обнаруживающих ошибки, не рассматривается, так как она включает в себя вероятности двух противоречивых событий: вероятность отсутствия сбоя в логической схеме и вероятность того, что возникший сбой  $n_i^\alpha$  не будет обнаружен.

Произведенные расчеты показали, что на вероятность обнаружения сбоя  $i$ -го логического элемента большое влияние оказывает число разветвлений его выхода, влияющих на различные выходы схемы. В дублированной системе, чем это число больше, тем больше вероятность обнаружения сбоя.

Рассмотрим алгоритм расчета надежности относительно сбоев паритетной структуры [4].

Алгоритм 2.

1. Выполняются пункты 1 – 2 алгоритма 1.
2. По формуле (1) определяются вероятности  $Q_i^\alpha$ .

Рассмотрим сбой типа  $0 \rightarrow 1$  первого логического элемента. Неисправность искажает функцию первого выхода при поступлении следующих тестовых наборов: 2, 10 и 14, функцию  $f_3$  – на наборах 10 и 14 и функцию  $f_5$  – на наборах 1, 2, 3, 9, 10, 11, 13, 14 и 15. Входные наборы 2, 10 и 14 являются тестовыми для нескольких функций выходов. При поступлении на вход логической схемы тестового набора 2, искажаются значения двух выходных функций ( $f_1$  и  $f_5$ ), поэтому не изменяется четность на выходе паритетной структуры и сбой  $n_1^1$  обнаружен не будет. На наборах 10 и 14 исказится логическое значение трех функций ( $f_1$ ,  $f_3$  и  $f_5$ ), что повлечет за собой изменение паритета и следовательно будет зафиксирован факт появления сбоя в работе логического элемента. Окончательно, сбой  $n_1^1$  будет обнаружен на следующих тестовых наборах: 1, 3, 9, 10, 11, 13, 14 и 15.

$$Q_1^1 = q_1^1 \cdot \sum_{k=0}^{15} (R_1 + R_3 + R_9 + R_{10} + R_{11} + R_{13} + R_{14} + R_{15}) = 0.0001 \cdot (8 \cdot 0.0625) = 5.00 \cdot 10^{-4}$$

Таким образом, в сумму (1), при рассмотрении паритетной структуры, не включаются вероятности тех тестовых наборов, при поступлении которых на вход логиче-

ской схемы в момент сбоя  $n_i^\alpha$  искажаются значения четного числа выходов. Эти неисправности не будут обнаружены исходя из принципа паритета.

3. Определяется вероятность обнаружения сбоя (2), возникшего в момент времени  $t$ , на выходе паритетной структуры, в которую входит логическая схема. Для контрольной схемы (рисунок 1):  $Q = 123.79 \cdot 10^{-4}$ .

Расчеты показали, если логический элемент  $i$ , имеет разветвления, влияющие на четное число выходов логической схемы, вероятность обнаружения возникшего в момент времени  $t$  сбоя  $n_i^\alpha$  уменьшается, по сравнению со случаем нечетного числа разветвлений данного типа. Поэтому при построении логических схем, контроль которых осуществляется по методу паритета, необходимо стремиться к нечетности числа разветвлений на выходах логических элементов.

Расчет надежности относительно сбоев логической схемы, входящей в структуру с подсчетом числа единиц [5] производится по следующему алгоритму.

Алгоритм 3.

1. Выполняются п. 1 – 2 алгоритма 1.
2. Находятся функции направленности ошибки  $\psi_i^\alpha$ . Функцией направленности ошибки  $\psi_i^\alpha$  будем называть функцию, существующую только на тех входных наборах, на которых функция  $\varphi_i^\alpha = 1$ , и равную:

$$\psi_i^\alpha = \varphi_i^\alpha \oplus f = \bar{f},$$

т.е. функция направленности ошибки определяет какого типа сбой произошел: либо  $1 \rightarrow 0$ , либо  $0 \rightarrow 1$ .

3. По формуле (1) определяются вероятности  $Q_i^\alpha$ .

Тестовые наборы для каждого выхода контролируемого устройства разбиваются на две группы, по типу сбоя. Функция направленности ошибки для большинства сбоев принимает одинаковое значение на разных выходах при поступлении одного и того же тестового набора. Но для некоторых элементов это условие не выполняется. Например, для элемента 3 (рисунок 1). Сбои этого элемента неодинаково влияют на выходы логической схемы и искажают значение функции  $f_1$  с 1 на 0, а функции  $f_2$  – с 0 на 1 и наоборот, и обнаружены не будут. Для примера рассчитаем вероятность обнаружения сбоя  $n_3^0$ . Для этого сбоя тестовыми являются следующие наборы: 4, 5, 6, 8 и 12, следовательно:

$$Q_3^0 = q_3^0 \cdot \sum_{k=0}^{15} (R_4 + R_5 + R_6 + R_8 + R_{12}) = 0.0001 \cdot (5 \cdot 0.0625) = 3.13 \cdot 10^{-4}.$$

Таким образом, в сумму (1) включаются вероятности тех тестовых наборов, на которых функция направленности ошибки либо имеет одинаковое значение на разных выходах, либо разные значения, но на разных количествах выходов.

4. Определяется вероятность обнаружения сбоя, возникшего в момент времени  $t$  по формуле (2). Для логической схемы (рисунок 1) вероятность составила:  $Q = 168.85 \cdot 10^{-4}$ .

Вероятность обнаружения сбоя элемента  $i$  логической схемы, контролируемой по числу единиц на выходе, напрямую зависит от четности числа инверсий в пути прохождения сигнала с выхода  $i$ -го элемента до различных выходов логической схемы.

Перейдем к рассмотрению самодвойственных структур. Их особенность заключа-

ется в том, что тестовый набор может поступить на вход схемы в одном из двух случаев. Во-первых, в информационном такте, то есть когда логическое значение входного сигнала соответствует тестовому набору. Во-вторых, в том случае, когда в информационном такте на вход схемы поступает обратный набор, а в контрольном – непосредственно сам тестовый набор. Поэтому, вероятность появления на входе логической схемы тестового набора увеличивается в два раза.




Рисунок 2

Для выполнения данного условия в расчетах самодвойственных структур примем одно допущение: сбой любого логического элемента имеет продолжительность не менее периода самодвойственного сигнала.

Общая структура полного самодвойственного контроля [6] приведена на рисунке 2. Для каждого выхода  $f_1, f_2, \dots, f_m$  логической схемы строятся соответственно функции  $\delta_1, \delta_2, \dots, \delta_m$ , дополняющие функции выходов логической схемы до самодвойственного вида. Контрольные выходы  $h_1, h_2, \dots, h_m$  являются альтернативными,

что проверяется с помощью самопроверяемого самодвойственного тестера (CCT). Если в логической схеме возникает неисправность, то одна или несколько функций  $h_j$  становятся несамодвойственными и это обнаруживается на выходах CCT.

Класс необнаруживаемых неисправностей в схеме самодвойственного контроля состоит из неисправностей, для которых выполняется следующее условие: на всех наборах тестовых пар  $(X, \bar{X})$  неисправность либо не искажает значения всех сигналов  $f_j$ , либо вызывает искажение некоторых из них на обоих наборах тестовой пары  $(X, \bar{X})$ .

Алгоритм 4.

1. Выполняются п. 1 – 2 алгоритма 1.
2. По формуле (4) определяются вероятности  $Q_i^\alpha$ .


В формуле (1) не должны учитываться пары инверсных тестовых наборов, искажающих функцию одного выхода.

Проанализируем сбой типа  $1 \rightarrow 0$  четвертого логического элемента. Рассматриваемая неисправность проявляется на третьем и пятом выходах схемы. Тестовыми наборами являются: 1, 5, 7, 9, 10, 11, 13, 14 и 15 для функции  $f_3$  и наборы 1, 2, 3, 9, 10, 11, 13, 14 и 15 – для выхода  $f_5$ . Функция  $f_3$  не исказится на парах инверсных наборов 1, 14 и 5, 10. Для функции  $f_5$  подобными являются наборы 1, 14 и 2, 13.

Но по функции пятого выхода сбой  $n_4^0$  будет обнаружен на 10 наборе, а на третьем выходе сбоя проявится на наборе 13. Поэтому не будет учтена только пара наборов 1, 14. Окончательно в расчет внесены следующие наборы: 3 (12), 7 (8), 9 (6), 10 (5), 11 (4), 13 (2) и 15 (0):

$$Q_6^1 = q_6^1 \cdot \sum_{k=0}^{15} (R_3 + R_{12} + R_7 + R_8 + R_9 + R_6 + R_{10} + R_5 + R_{11} + R_4 + R_{13} + R_2 + R_{15} + R_0) = 8.75 \cdot 10^{-4}.$$

3. Определяется вероятность обнаружения возникшего в момент времени  $t$  сбоя по формуле (1). Для схемы (рисунок 1)  $Q = 218.75 \cdot 10^{-4}$ .



На вероятность обнаружения сбоя в работе  $i$ -го логического элемента влияет число разветвлений его выходов. Причем, как и в дублированной структуре, вероятность возрастает с увеличением числа разветвлений, влияющих на различные выходы логической схемы.

При организации функционального контроля методом самодвойственного паритета (рисунок 3) основной блок  $KУ$  реализует систему  $m$  функций  $f_1, f_2, \dots, f_m$ . Выходы  $KУ$  объединяются с помощью свертки по модулю два для расчета бита четности  $\psi(x)$ . Блок  $ДКУ$  реализует функцию  $\delta(x)$ , дополняющую  $\psi(x)$  до самодвойственной функции  $z(x)$ .

венной функции  $z(x)$ .

В структуре самодвойственного паритета [7] неисправность в блоке  $KУ$  не обнаруживается, если искажается значение сигналов на одинаковом по четности числе выходов схемы на каждой паре инверсных наборов  $(X, \bar{X})$ .

Алгоритм 5.

1. Выполняются п. 1 – 2 алгоритма 1.
2. По формуле (1) определяются вероятности  $Q_i^\alpha$ .

Допустим в логической схеме (рисунок 1) возник сбой типа  $0 \rightarrow 1$  пятого логического элемента. При поступлении входных наборов 1, 5, 7, 9, 10, 11, 13, 14 и 15 неисправность исказит функцию  $f_3$ , а на наборах 0, 4, 6, 7, 8, 11, 12 и 15 функцию  $f_4$ .

Сбой  $n_5^1$  будет обнаружен только на наборах 0 (15), 2 (13), 4 (11) и 7 (8):

$$Q_5^1 = q_5^1 \cdot \sum_{k=0}^{15} (R_0 + R_{15} + R_2 + R_{13} + R_4 + R_{11} + R_7 + R_8) = 0.0001 \cdot (8 \cdot 0.0625) = 5 \cdot 10^{-4}.$$

На паре инверсных наборов 1 (14) исказится значение функции  $f_3$ , но при этом не произойдет нарушение самодвойственности функции  $z(x)$ , поэтому сбой не обнаружится. Подобными являются наборы 5 (10). При поступлении входного набора 9, изменится значение функции  $f_3$ , а набора 6 – функция четвертого выхода. При этом не нарушится альтернативность функции  $z(x)$ . Сбой  $n_5^1$  проявляется и на других парах инверсных тестовых наборов, таких как 0 (15), 4 (11) и 7 (8). На них он будет обнаружен, так как изменится значение выходных функций на разном по четности числе выходов пары инверсных тестовых наборов. Например, на наборе 0 неверной будет одна функция ( $f_4$ ), а на наборе 15 – две функции ( $f_3$  и  $f_4$ ).

Таким образом, в формуле (1) не учитываются инверсные пары тестовых наборов  $(X, \bar{X})$ , при поступлении которых искажаются значения одинакового по четности числа выходов логической схемы.

3. Определяется вероятность сбоя в момент времени  $t$  по формуле (2):  
 $Q = 161.25 \cdot 10^{-4}$ .

Вероятность обнаружения сбоя  $i$ -го элемента, зависит также как и в паритетной структуре от четности числа разветвлений.

В целях подтверждения полученных результатов, по алгоритмам 1 – 5 были произведены расчеты десяти контрольных примеров, построенных случайным образом. Для каждой схемы были рассчитаны вероятности обнаружения сбоя, при условии вхо-

ждения схемы в структуру обнаруживающую ошибки и сложность дополнительной аппаратуры. В таблице 1 указано увеличение, либо уменьшение в процентах вероятности обнаружения сбоя по сравнению с дублированием.

Таблица 1

№ схемы	Паритетная структура	Схема с суммированием	Самодвойственный контроль	Самодвойственный паритет
1.	- 30	- 5	+ 24	- 8
2.	- 8	- 2	+ 12	+ 2
3.	- 8	- 6	+ 17	+ 29
4.	- 10	- 4	+ 33	+ 21
5.	- 13	- 1	+ 60	+ 35
6.	- 8	- 8	+ 38	+ 25
7.	- 19	- 5	+ 20	+ 3
8.	- 5	- 1	+ 25	+ 14
9.	- 6	- 3	+ 12	+ 8
10.	- 9	- 4	+ 19	+ 2
<i>Среднее</i>	- 11.6	- 3.9	+ 26	+ 13.1

Структура самодвойственного контроля обеспечивает наибольшую вероятность обнаружения возникшего сбоя (в среднем больше на 26 %, чем дублирование), хотя и имеет избыточность при отдельной реализации равную схемам дублирования. Но не следует забывать о возможности совместной реализации контрольной и контролируемой схем, хотя, возможно, при этом обнаруживающая способность незначительно уменьшится.

Самодвойственный паритет уменьшает избыточность на 77 % [9], а по обнаруживающей способности на 50 % хуже схем полного самодвойственного контроля, хотя в целом вероятность обнаружения сбоев логических элементов выше на 13 % аналогичного показателя схем дублирования.

К основным недостаткам самодвойственных структур можно отнести появление необнаруживаемых сбоев. Сбои такого рода появились в двух из десяти контрольных схем. Их процент оказался несущественным (5 %) и не превысил такого же показателя для схем контроля по паритету.

## Литература

1. Иыуду К.А. Надежность, контроль и диагностика вычислительных машин и систем: Учеб. пособие для вузов по спец. "Вычислительные машины, комплексы, системы и сети". – М.: Высш. шк., 1989. 216 с.
2. Глазунов Л.П., Грабовецкий В.П., Щербаков О.В. Основы теории надежности автоматических систем управления: Учебное пособие для вузов. – Л.: Энергоатомиздат, Ленингр. отд-ие, 1984. 208 с.
3. Jakson D.K. Method and circuit for checking integrated circuit chips. US PS 4176258, GOIR 31/28, 1975.

4. Граф Ш., Гессель М. Схемы поиска неисправностей. М.: Энергоатомиздат, 1989. С. 144.
5. Piestrak S.J. Design of Fast Self-Testing Checkers for a Class of Berger Codes // Digest 16<sup>th</sup> Ann. Int. Conf. on Fault-Tolerant Computing. Michigan, USA. 1985. P. 418 – 423.
6. Гессель М., Мошанин В.И., Сапожников В.В., Сапожников Вл.В. Обнаружение неисправностей в самопроверяемых комбинационных схемах с использованием свойств самодвойственных функций // Автоматика и телемеханика. 1997. № 12. С. 193 – 200.
7. Гессель М., Дмитриев А.В., Сапожников В.В., Сапожников Вл.В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. № 11. С. 162 – 174.

**Статья опубликована**

Сапожников В.В., Сапожников Вл.В., Валиев Р.Ш. Обнаружение сбоев в самопроверяемых логических структурах // Конструирование, сертификация и техническая эксплуатация устройств и систем железнодорожной автоматики и телемеханики: Сб. науч. трудов. – СПб.: ПГУПС, 2003. С. 8 – 17.